问题:在verilog语言中,a=4b’1011,那么&a=()A、4b’1011B、4b’1111C、1b’1D、1b’0
查看答案
问题:已知“a=1b’1;b=3b’001;”那么{a,b}=()A、4b’0011B、3b’001C、4b’1001D、3b’101
问题:随着EDA技术的不断完善与成熟,()的设计方法更多的被应用于Verilog HDL设计当中。
问题:已知x=4’b1001,y=4’0110,则x的4位补码为4’b1111,而y的4位的补码为()
问题:在verilog语言中整型数据与()位寄存器数据在实际意义上是相同的。A、8B、16C、32D、64
问题:Verilog HDL中任务可以调用其他任务和()。
问题:用assign描述的语句我们一般称之为()逻辑,并且它们是属于并行语句,即于语句的书写次序无关。而用always描述的语句我们一般称之为组合逻辑或()逻辑,并且它们是属于串行语句,即于语句的书写有关。
问题:有限状态机分为()和Mealy两种类型。
问题:Verilog语言与C语言的区别,不正确的描述是()A、Verilog语言可实现并行计算,C语言只是串行计算;B、Verilog语言可以描述电路结构,C语言仅仅描述算法;C、Verilog语言源于C语言,包括它的逻辑和延迟;D、Verilog语言可以编写测试向量进行仿真和测试。
问题:ASIC
问题:大型数字逻辑电路设计采用的IP核有软IP、()和硬IP。
问题:RTL
问题:在进程中什么情况下综合为时序电路?什么情况下综合为组合电路?
问题:在case语句中至少要有一条()语句
问题:根据调用子模块的不同抽象级别,模块的结构描述可以分为()A、模块级B、门级C、开关级D、寄存器级
问题:下列哪些Verilog的基本门级元件是多输出()A、nandB、norC、andD、not