时序逻辑电路的置数端有效，则电路为（）状态。
第1题：
第2题：
时序逻辑电路的计数器直接取相应进制数经相应门电路送到（）端。
第3题：
A、列写逻辑方程式
B、计算状态表
C、画电路的状态图
D、画电路的时序图
E、判定电路的功能
第4题：
时序逻辑电路具有自启动能力的关键是能否从无效状态转入有效状态。
第5题：
时序逻辑电路的计数控制端无效，则电路处于（）状态。
第6题：
第7题：
时序逻辑电路与组合逻辑电路最大不同在于前者与电路原来的状态有关。
第8题：
同步时序逻辑电路的设计中，触发器个数与电路中包含的状态数有关。()
第9题：
时序逻辑电路的计数器取相应进制数少一经相应门电路送到（）端。
第10题：
时序逻辑电路的清零端有效，则电路为（）状态