对于D触发器来说，为了保证可靠的采样，数据必须在时钟信号的上升沿到来之前继续稳定一段时间，这个时间称为（）。
第1题：
利用存储器总线时钟的上升沿与下降沿在同一个时钟内实现两次数据传送的 SDRAM，常被称为【 】SDRAM。
第2题：
如果在CP＝1期间，由于干扰的原因，使触发器的数据输入信号经常有变化，为了使触发器可靠工作，应选用（）结构触发器。
第3题：
A、上升沿
B、下降沿
C、高电平
D、低电平
第4题：
8086 CPU在（）时刻采样READY信号决定是否插入等待周期。
第5题：
当40194的S1和S0处于“11”状态时，D0～D3的数据在（）时输入移位寄存器中。
第6题：
对于上升沿触发的D触发器，若D＝0，当时钟CP由0变为1时，触发器的状态Q为（）。
第7题：
下面是D触发器的说法正确的是（）。
第8题：
第9题：
对于脉冲后沿来说，正脉冲指上升沿，负脉冲指下降沿。
第10题：
通常，8253－5是在时钟脉冲CLK的（）时刻，采样门控信号GATE。