在串行定点小数除法器中为了避免产生溢出，被除数的绝对值一定要小于除数的绝对值。

题目

如果没有搜索结果或未解决您的问题，请直接联系老师获取答案。

相似问题和答案

第1题：

前进位加法器比串行进位加法器速度慢。()

此题为判断题(对，错)。

参考答案：错误

第2题：

在定点二进制运算中，减法运算一般通过(21)来实现。

A.补码运算的二进制减法器

B.原码运算的二进制减法器

C.原码运算的二进制加法器

D.补码运算的二进制加法器

正确答案：D
本题考查计算机系统硬件基础知识。由于在补码表示的情况下，可以将数值位和符号为统一处理，并能将减法转换为加法，因此在定点二进制运算中，减法运算一般通过补码运算的二进制加法器来实现。

第3题：

小数除法的商都小于被除数。

此题为判断题(对，错)。

正确答案：×

第4题：

只有定点运算才可能溢出，浮点运算不会产生溢出。()

答案：错

解析：

浮点数阶码溢出时浮点数溢出。运算时会出现上溢或下溢。

第5题：

电路如图所示，该电路完成的功能是（）。

A. 8位并行加法器 B. 8位串行加法器
C. 4位并行加法器 D. 4位串行加法器

答案：D

解析：

解加法器部分是A、B按位串行相加的。
答案:D

第6题：

加法器有串行进位和()进位之分。

参考答案：超前

第7题：

定点二进制减法运算一般采用______来实现。

A．原码减法器

B．补码加法器

C．反码加法器

D．补码减法器

正确答案：B
解析：因为在补码的加减运算中，符号位和数位一样参加运算，无须作特殊的处理，因此计算机多采用补码进行加减运算。在做减法运算时，[X]_补-[Y]_补=[X]_补+[-Y]_补=[X-Y]_补，即将减数连同符号位一起变为补码后再与被减数相加，可见，定点二进制减法运算一般是通过补码加法器来实现的。

第8题：

加法器有串行进位和并行进位两种连接方式:()

A、串行进位加法器的电路结构简单，工作速度慢。

B、并行进位加法器的速度快，电路结构复杂。

C、串行进位加法器的电路结构简单，工作速度快。

D、并行进位加法器的速度慢，电路结构简单。

参考答案：AB

第9题：

在串行进位的并行加法器中，影响加法器运算速度的关键因素是()。

A.门电路的级延迟
B.元器件速度
C.进位传递延迟
D.各位加法器速度的不同

答案：C

解析：

加法器是整个运算器的核心，提高加法器的运算速度最直接的方法就是多位并行加法。本题中4个选项均会对加法器的速度产生影响，但只有进位传递延迟对并行加法器的影响最为关键。

第10题：

下列关于加法器的说法错误的是()。

A.实现n位的串行加法器只需1位全加器
B.实现n位的并行加法器需要n位全加器
C.影响并行加法器速度的关键固素是加法器的位数的多少
D.加法器是一种组合逻辑电路

答案：C

解析：

n位的并行加法器有n位的全加器，可同时对数据的各位相加，但低位运算所产生的进位会影响高位的运算结果，所以并行加法器的运算时间主要由进位信号的传递时间决定，而不是加法器位数的多少，选C项。

在串行定点小数除法器中为了避免产生溢出，被除数的绝对值一定要小于

题目

相似问题和答案

更多相关问题

相关内容