通常,8253-5是在时钟脉冲CLK的()时刻,采样门控信号GA

题目

通常,8253-5是在时钟脉冲CLK的()时刻,采样门控信号GATE。

  • A、上升沿
  • B、下降沿
  • C、高电平
  • D、低电平
如果没有搜索结果或未解决您的问题,请直接 联系老师 获取答案。
相似问题和答案

第1题:

8253-5工作于方式3时,当计数值为一奇数时,则输出信号的低电平比高电平持续时间()

  • A、少2个CLK周期
  • B、少一个CLK周期
  • C、多2个CLK周斯
  • D、多一个CLK周期

正确答案:B

第2题:

8253-5工作于方式3时,方波的重复周期是()。

  • A、计数初值N+1个CLK脉冲之和
  • B、计数初值N-l个CLK脉冲之和
  • C、计数初值中偶数脉冲之和
  • D、计数初值N个脉冲之和

正确答案:D

第3题:

图a)所示电路中,复位信号,信号A及时钟脉冲信号cp如图b)所示,经分析可知,在第一个和第二个时钟脉冲的下降沿时刻,输出Q分别等于:

A. 0 0
B. 0 1
C. 1 0
D. 1 1


答案:A
解析:
提示 此电路是组合逻辑电路(异或门)与时序逻辑电路(D触发器)的组合应用,电路的初始状态由复位信号RD确定,输出状态在时钟脉冲信号CP的上升沿触发。

第4题:

8253-5工作于方式0当将计数值写入初值计数器后,是在下一个CLK脉冲的()时装入计数执行单元CE中。再从下一个CLK脉冲的()开始,CE减1计数。


正确答案:下降沿;下降沿

第5题:

8253-5工作于方式2时,若计数值为N时,每输入N个CLK脉冲,则输出()

  • A、正脉冲
  • B、高电平信号
  • C、低电平信号
  • D、一个负脉冲

正确答案:D

第6题:

8253定时器/数器中,在门控制信号上升沿到来后的()时刻,输出信号OUT变成低电平。

  • A、CLK上升沿
  • B、CLK下降沿
  • C、下一个CLK上升沿
  • D、下一个CLK下降沿

正确答案:D

第7题:

8253-5工作于方式0和方式4时,门控信号为()触发。

  • A、上升沿
  • B、下降沿
  • C、低电平
  • D、高电平

正确答案:D

第8题:

8253—5工作于方式1时,当门控信号上升沿到来后的()时刻,门控信号OUT变成低电平。

  • A、CLK上升沿
  • B、CLK下降沿
  • C、下一个CLK上升沿
  • D、下一个CLK下升沿

正确答案:D

第9题:

8253-5工作于方式1时,当门控信号GATE()到来后的下一个时钟脉冲CLK信号的(),才将写入CR中的计数初值装入计数执行单元CE。


正确答案:上升沿;下降沿

第10题:

试说明8253芯片的六种工作方式。其时钟信号CLK和门控信号GATE分别起什么作用?


正确答案: 可编程定时/计数器8253具有六种不同的工作方式,其中:
方式0:软件启动、不自动重复计数。在写入控制字后OUT端变低电平,计数结束后OUT端输出高电平,可用来产生中断请求信号,故也称为计数结束产生中断的工作方式。
方式1:硬件启动、不自动重复计数。所谓硬件启动是在写入计数初值后并不开始计数,而是要等门控信号GATE出现由低到高的跳变后,在下一个CLK脉冲的下降沿才开始计数,此时OUT端立刻变为低电平。计数结束后,OUT端输出高电平,得到一个宽度为计数初值N个CLK脉冲周期宽的负脉冲。
方式2:既可软件启动,也可以硬件启动。可自动重复计数。
在写入控制字后,OUT端变为高电平。计数到最后一个时钟脉冲时OUT端变为低电平,再经过一个CLK周期,计数值减到零,OUT又恢复为高电平。之后再自动转入计数初值,并重新开始新的一轮计数。方式2下OUT端会连续输出宽度为Tclk的负脉冲,其周期为N×Tclk,所以方式2也称为分频器,分频系数为计数初值N。
方式3:也是一种分频器,也有两种启动方式,自动重复计数。当计数初值N为偶数时,连续输出对称方波(即N/2个CLK脉冲低电平,N/2个CLK脉冲高电平),频率为(1/N)×Fclk。若N为奇数,则输出波形不对称,其中(N+1)/2个时钟周期高电平,(N-1)/2个时钟周期低电平。
方式4和方式5都是在计数结束后输出一个CLK脉冲周期宽的负脉冲,且均为不自动重复计数方式。区别在方式4是软件启动,而方式5为硬件启动。
时钟信号CLK为8253芯片的工作基准信号。GATE信号为门控信号。在软件启动时要求GATE在计数过程中始终保持高电平;而对硬件启动的工作方式,要求在写入计数初值后GATE端出现一个由低到高的正跳变,启动计数。

更多相关问题