简述在集中式共享存储器体系结构中两种维护Cache一致性的两种协议。

题目
问答题
简述在集中式共享存储器体系结构中两种维护Cache一致性的两种协议。
参考答案和解析
正确答案: 写作废协议:在一个处理器写某个数据项之前保证它对该数据项有唯一的访问权。
写更新协议:当一个处理器写某数据项时,通过广播使其它Cache中所有对应的该数据项拷贝进行更新。
解析: 暂无解析
如果没有搜索结果或未解决您的问题,请直接 联系老师 获取答案。
相似问题和答案

第1题:

关于Cache(高速缓冲存储器)的说法中,错误的是(9)。

A.在体系结构上,Cache存储器位于主存与CPU之间

B.Cache存储器存储的内容是主存部分内容的拷贝

C.使用Cache存储器并不能扩大主存的容量

D.Cache的命中率只与其容量相关


正确答案:D
解析:本题考查高速缓存基础知识。高速缓存Cache有如下特点:它位于CPU和主存之间,由硬件实现;容量小,一般在几KB到几MB之间;速度一般比主存快5到10倍,由快速半导体存储器制成;其内容是主存内容的副本,对程序员来说是透明的;Cache既可存放程序又可存放数据。Cache存储器用来存放主存的部分拷贝(副本)。控制部分的功能是:判断CPU要访问的信息是否在Cache存储器中,若在即为命中,若不在则没有命中。命中时直接对 Cache存储器寻址。未命中时,若是读取操作,则从主存中读取数据,并按照确定的替换原则把该数据写入Cache存储器中:若是写入操作,则将数据写入主存即可。Cache的命中率主要与如下几个因素有关:程序在执行过程中的地址流分布情况:当发生Cache块失效时,所采用的替换算法:Cache的容量:在组相联映像方式中,块的大小和分组的数目;所采用的Cache预取算法等。Cache的命中率随它的容量的增加而提高,它们之间的关系曲线见下图所示。在 Cache容量比较小的时候,命中率的提高得非常快,随着Cache容量的增加,命中率提高的速度逐渐降低。当Cache容量增加到无穷大时,命中率可望达到100%,但这实际上是做不到的。

第2题:

多处理机的存储器体系结构分为()和()存储器体系结构两种。


正确答案:集中式共享或对称式共享;分布式

第3题:

以下关于Cache(高速缓冲存储器)的描述,(9)是错误的。

A.在体系结构上,Cache存储器位于主存与CPU之间

B.Cache存储器存储的内容是主存部分内容的拷贝

C.使用Cache存储器并不能扩大主存的容量

D.Cache的命中率只与其容量相关


正确答案:D
解析:本题考查高速缓存基础知识。高速缓存Cache有如下特点:它位于CPU和主存之间,由硬件实现;容量小,一般在几KB到几MB之间;速度一般比主存快5到10倍,由快速半导体存储器制成;其内容是主存内容的副本,对程序员来说是透明的;Cache既可存放程序又可存放数据。Cache存储器用来存放主存的部分拷贝(副本)。控制部分的功能是:判断CPU要访问的信息是否在Cache存储器中,若在即为命中,若不在则没有命中。命中时直接对 Cache存储器寻址。未命中时,若是读取操作,则从主存中读取数据,并按照确定的替换原则把该数据写入Cache存储器中:若是写入操作,则将数据写入主存即可。Cache的命中率主要与如下几个因素有关:程序在执行过程中的地址流分布情况;当发生Cache块失效时,所采用的替换算法;Cache的容量;在组相联映像方式中,块的大小和分组的数目;所采用的Cache预取算法等。Cache的命中率随其容量增加而提高,它们之间的关系曲线如下图所示。在Cache容量比较小的时候,命中率提高的非常快,随着Cache容量的增加,命中率提高的速度逐渐降低。当Cache容量增加到无穷大时,命中率可望达到100%,但这实际上是做不到的。

第4题:

在Cache实现的两种写策略中,()的速度快,“写”操作能以Cache存储器速度进行,访存次数少;采用()总能保持Cache和主存内容的一致。


正确答案:写回法;写直达法

第5题:

简述在分布式共享存储器体系结构中目录协议中目录的含义。


正确答案: 一种专用的存储器所记录的数据结构,它记录着可以进入Cache的每个数据块的访问状态、该块在各个处理器的共享状态以及是否修改过等信息。

第6题:

简述维护Cache一致性的两种共享数据跟踪技术。


正确答案: 目录:物理存储器中共享数据块的状态及相关信息均被保存在一个称为目录的地方。
监听:每个Cache除了包含物理存储器中块的数据拷贝之外,也保存着各个块的共享状态信息。

第7题:

简述cache的两种写调块策略。


正确答案: 按写分配(写时取):写失效时,先把所写单元所在的块调入Cache,再行写入。不按写分配(绕写法):写失效时,直接写入下一级存储器而不调块。

第8题:

下面关于Cache的叙述,“(6)”是错误的。

A.在体系结构上,Cache存储器位于主存与CPU之间

B.Cache存储器存储的内容是动态更新的

C.使用Cache存储器并不能扩大主存的容量

D.Cache的命中率只与其容量相关


正确答案:D
解析:本题考查高速缓存基础知识。高速缓存Cache有如下特点:它位于CPU和主存之间,由硬件实现;容量小,一般在几KB到几MB之间;速度一般比主存快5到10倍,由快速半导体存储器制成;其内容是主存内容的副本,对程序员来说是透明的;Cache既可存放程序又可存放数据。Cache存储器用来动态存放主存的部分拷贝(副本)。控制部分的功能是:判断CPU要访问的信息是否在Cache存储器中,若在即为命中,若不在则没有命中。命中时直接对Cache存储器寻址。未命中时,若是读取操作,则从主存中读取数据,并按照确定的替换原则把该数据写入Cache存储器中:若是写入操作,则将数据写入主存即可。Cache的命中率主要与如下几个因素有关:程序在执行过程中的地址流分布情况;当发生Cache块失效时,所采用的替换算法;Cache的容量;在组相联映像方式中,块的大小和分组的数目;所采用的Cache预取算法等等。Cache的命中率随其容量增加而提高,它们之间的关系曲线如下图所示。在Cache容量比较小的时候,命中率提高的非常快,随着Cache容量的增加,命中率提高的速度逐渐降低。当Cache容量增加到无穷大时,命中率可望达到100%,但这是实际上是做不到的。

第9题:

简述在集中式共享存储器体系结构中两种维护Cache一致性的两种协议。


正确答案: 写作废协议:在一个处理器写某个数据项之前保证它对该数据项有唯一的访问权。
写更新协议:当一个处理器写某数据项时,通过广播使其它Cache中所有对应的该数据项拷贝进行更新。

第10题:

下面是主存储器和CAChe的比较,正确的有()

  • A、微机主存储器多数采用半导体动态存储器(DRAM),CAChe采用半导体静态存储器(SRAM)。这两种存储器中的信息均不能长期保留
  • B、CPU访问主存储器的速度快于访问CAChe的速度
  • C、在配有CAChe的计算机中,CPU每次访问存储器都首先访问CAChe,若欲访问的数据在CAChe中,则访问结束,否则,再访问主存储器,并把有关数据取人CAChe
  • D、CAChe容量一般都小于主存储器

正确答案:A,C,D

更多相关问题