图示时序逻辑电路是一个(   )。 附:触发器的逻辑状态表为:

题目
单选题
A

左移寄存器

B

右移寄存器

C

异步三位二进制加法计数器

D

同步六进制计数器

如果没有搜索结果或未解决您的问题,请直接 联系老师 获取答案。
相似问题和答案

第1题:

同步时序逻辑电路中各触发器的时钟脉冲CP是同一个信号。

此题为判断题(对,错)。


参考答案:对


第2题:

图示时序逻辑电路是一个(  )。



附:触发器的逻辑状态表为:



A、左移寄存器
B、右移寄存器
C、异步三位二进制加法计数器
D、同步六进制计数器

答案:C
解析:
由图可知,三个触发器触发脉冲来自不同信号,且为上升沿触发,应为上升沿触发的异步计数器。

第3题:

时序逻辑电路的分析是指已知逻辑电路图:()

A、列写逻辑方程式

B、计算状态表

C、画电路的状态图

D、画电路的时序图

E、判定电路的功能


参考答案:ABCDE

第4题:

时序逻辑电路的状态表是由()。

  • A、状态方程算出
  • B、驱动方程算出
  • C、触发器的特性方程算出
  • D、时钟脉冲表达式算出

正确答案:A

第5题:

触发器是一种时序电路,它是构成时序逻辑电路的基础。()


答案:对
解析:
时序逻辑电路的基础是触发器。

第6题:

图示时序逻辑电路是一个(  )。



附:触发器的逻辑状态表为:


A. 循环左移寄存器
B. 循环右移寄存器
C. 三位同步二进制计数器
D. 异步三进制计数器

答案:A
解析:
当复位信号产生后,三个触发器输出端Q2Q1Q0被置为101,由触发器的逻辑状态表可得下一个时钟脉冲的下降沿时刻到来时,Q2=0,Q1=1,Q0=1,按照此规律,接下来的时钟脉冲下降沿时刻到来时,Q2Q1Q0依次被置为110、101、011……可见这是一个循环左移寄存器。

第7题:

编码器属于( )。

A.时序逻辑电路
B.组合逻辑电路
C.触发器
D.振荡器

答案:B
解析:
编码器能将每一组输入信息变换为相应进制的代码输出,电路中不合存储元件、输入输出之间无反馈通道,而以上两点为组合逻辑电路的显著特征。

第8题:

时序逻辑电路由存储电路和触发器两部分组成。()


参考答案错误

第9题:

同步时序逻辑电路中各触发器的时钟脉冲CP是同一个信号。


正确答案:正确

第10题:

时序逻辑电路中一定包含()。

  • A、触发器
  • B、组合逻辑电路
  • C、移位寄存器
  • D、译码器

正确答案:A

更多相关问题