5%
9.5%
50%
95%
第1题：
假设高速缓存Cache工作速度为主存的5倍，且Cache被访问命中的概率为90%，则采用Cache后，能使整个存储系统获得加速比Sp为(1)。
A．3.57
B．4.21
C．2.64
D．5.17
第2题：
在CPU执行一段程序的过程中，Cache的存取次数为1900次，由主存完成的存取次数为 100次。若Cache的存取厨期为5ns，主存的存取周期为25ns，则Cache的命中率为(276)CPU的平均访问时间为(277)ns。
A．0.93
B．0.95
C．0.97
D．0.99
第3题：
●设某流水线计算机主存的读／写时间为100ns，有一个指令和数据合一的Cache，已知该Cache的读/写时间为10ns，取指令的命中率为98％，取数的命中率为95％。在执行某类程序时，约有1／5指令需要存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平均访存时间约为 (14) 。
(14) A．12ns
B．15 ns
C．18 ns
D．120ns
第4题：
● 某计算机的存储系统由Cache-主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成存取的次数为200次，则CPU 访问存储系统的平均访问时间是 （30） ns，该Cache -主存系统的效率是 （31） 。
（30）
A. 10
B. 11.60
C. 11.68
D. 50
（31）
A. 0.856
B. 0.862
C. 0.958
D. 0.960
第5题：
某计算机主存的读写时间为100ns，其Cache的读写时间为10ns，Cache的命中率为90%，那么每条指令的访存时间是(10)．
A．15ns
B．19ns
C．16ns
D．32ns
第6题：
一般来说，Cache的功能(31)。在下列cache 替换算法中，平均命中率最高的是(32)。某32位计算机的cache容量为16KB，cache块的大小为16B，若主存与cache的地址映射采用直接映射方式，则主存地址为6C6EAF(十六进制)的单元装入的cache地址为(33)。
A．全部由软件实现
B．由硬件和软件相结合实现
C．全部由硬件实现
D．硬件，软件均可实现
第7题：
某计算机的存储系统由Cache-主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成存取的次数为200次，则CPU访问存储系统的平均访问时间是(30)ns，该Cache-主存系统的效率是(31)。
A．10
B．11.60
C．11.68
D．50
第8题：
●假设高速缓存Cache工作速度为主存的5倍，且Cache被访问命中的概率为90%，则采用Cache后，能使整个存储系统获得加速比Sp为 (1) 。
(1) A．3.57
B．5
C．4.21
D．5.17
【解析】首先对新的存储系统的性能作以下假设：在Cache不命中的情况下，对Cache的访问不会额外损失时间，即决定Cache是否命中所用的时间可以忽略；在从主存向Cache传输的同时，数据也被传输给使用部件(不需要再从Cache中读取)。这样，在新的存储系统中，Amdahl定律定义了采用特殊的方法所能获得的加速比的大小。
根据加速比的计算公式：
加速比=采用改进措施后的性能／没有采用改进措施前的性能
=原执行某任务的时间／现在执行某任务的时间
=5÷(5×0.1+1×0.9)=3.57
第9题：
在多级存储系统中，Cache处在CPU和主存之间，解决(55)问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送(57)：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用(58)法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种(59)替换算法。
A．主存容量扩充
B．主存和CPU速度匹配
C．多个请求源访问主存
D．BIOS存放
第10题：
关于计算机中的存储体系，下面的论述中，正确的是(15)。
A．Cache是一种介于主存和辅存之间的存储器，用于主/辅存之间的缓冲存储
B．如果防问Cache不命中，则用从内存中取到的字代替Cache中最近访问过的字
C．Cache的命中率必须很高，一般要达到90%以上
D．Cache中的信息必须与主存中的信息时刻保持一致
