违法和不良信息举报 联系客服
免费注册 登录

图所示逻辑电路，当A＝0，B＝1时，CP脉冲到来后D触发器（　　）。

题目
图所示逻辑电路，当A＝0，B＝1时，CP脉冲到来后D触发器（　　）。

A．保持原状态
B．置0
C．置1
D．具有计数功能
如果没有搜索结果或未解决您的问题，请直接 联系老师 获取答案。
相似问题和答案

第1题：

设脉冲上升沿触发的JK触发器Qn=0,J=1,当cp上升来到时Qn＋1为 ( )

A.1

B.0

C.保持

D.不定态


参考答案：A

第2题：

逻辑电路如图所示，A=“0”时，C脉冲来到后，JK触发器应：


A.具有计数功能
B.置“0”
C.置“1”
D.保持不变

答案：A
解析：

第3题：

由JK触发器装换成的T触发器，其输出状态在CP脉冲的()时变化。

A.高电平

B.低电平

C.上升沿到来

D.下降沿到来


正确答案：D

第4题：

逻辑电路如图所示，A=“1”时，C脉冲来到后D触发器（　　）。

A．具有计数器功能
B．置“0”
C．置“1”
D．无法确定

答案：A
解析：
D触发器的逻辑关系式为，

第5题：

逻辑电路如图所示，当A=“0”，B=“1”时，C脉冲来到后，D触发器应( )。


A.具有计数功能
B.保持原状态
C.置“0”
D.置“1”

答案：A
解析：
“=1”为异或门的逻辑符号，即F=ab+ab

第6题：

图4-27(a),(b)分别示出了触发器和逻辑门构成的脉冲分频器电路,CP脉冲如图4-27(c)所示,各触发器的初始状态皆为0.

(1)试画出图4-27(a)的Q1、Q2和F的波形.

(2)试画出图4-27(b)的Q1、Q2和Y的波形.


答案:

第7题：

D触发器组成的电路如图a)所示。设Q1、Q2的初始态是0、0，已知CP脉冲波型，Q2的波形是图b)中哪个图形？


答案：A
解析：
提示：从时钟输入端的符号可见，该触发器为正边沿触发方式。即：当时钟信号由低电平上升为髙电平时刻，输出端的状态可能发生改变，变化的逻辑结果由触发器的逻辑表决定。

第8题：

同步时序逻辑电路中各触发器的时钟脉冲CP是同一个信号。

此题为判断题(对，错)。


参考答案：对


第9题：

由两个主从型JK触发器组成的逻辑电路如图a）所示，设Q1、Q2的初始态是00，已知输入信号A和脉冲信号CP的波形如图b）所示，当第二个CP脉冲作用后，Q1Q2将变为（　　）。

A．11
B．10
C．01
D．保持00不变

答案：C
解析：
根据触发器符号可见输出信号在CP脉冲的下降沿动作。根据JK触发器的特征方程

得到当第二个CP脉冲作用后，Q1Q2将变为01。

第10题：

逻辑电路如图所示，A=“1”时，C脉冲来到后，D触发器应：


A.具有计数器功能
B.置“0”
C.置 “1”
D.无法确定

答案：A
解析：

更多相关问题
相关内容