当访问Cache系统失效时,通常不仅主存向CPU传送信息,同时还需要将信息写入Cache,在此过程中传送和写入信息的数据宽度各为()。
第1题:
此题为判断题(对,错)。
第2题:
A、周期挪用
B、CPU暂停访问
C、CPU交替访问
第3题:
● 以下关于CPU 与主存之间增加高速缓存(Cache)的叙述中,错误的是 (4) 。
(4)
A. Cache扩充了主存储器的容量
B. Cache可以降低由于CPU 与主存之间的速度差异造成的系统性能影响
C. Cache的有效性是利用了对主存储器访问的局部性特征
D. Cache中通常保存着主存储器中部分内容的一份副本
第4题:
在多级存储系统中,Cache处在CPU和主存之间,解决(55)问题。若Cache和主存的存取时间分别为T1和T2,Cache的命中率为H,则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时,首先访问Cache,若命中,则从Cache中取出指令或数据,否则从主存中取出,送(57):当CPU向存储器执行写操作时,为了使Cache的内容和主存的内容保持一致,若采用(58)法,则同时写入Cache和主存。由于Cache容量比主存容量小,因此当Cache满时,执行把主存信息向Cache写入,就要淘汰Cache中已有的信息,为了提高Cache的命中率,采用一种(59)替换算法。
A.主存容量扩充
B.主存和CPU速度匹配
C.多个请求源访问主存
D.BIOS存放
第5题:
在CPU和主存间设置cache存储器主要是为了(14)。若使用基于数据内容进行访问的存储设备作为cache时,能更快决定是否命中。这种地址映射方法称为(15)映射。CPU向cache执行写操作时,可以同时写回主存储器或者仅当cache中该数据被淘汰时才写回主存储器,前者称为(16),而后者称为(17)。若cache的存取速度是主存存取速度的10倍,且命中率可达到0.8,则CPU对该存储系统的平均存取周期为(18)T(T为主有的存取周期)。
A.扩充主存容量
B.解决CPU和主存的速度匹配
C.提高可靠性
D.增加CPU访问的并行度
第6题:
A、周期挪用
B、CPU暂停访问
C、CPU交替访问
第7题:
高速缓冲存储器 Cache是位于CPU和主存DRAM之间规模或容量较小但速度很快的存储器。下面是关于Cache的叙述,其中错误的是( )。
A.PC中采用的Cache方案兼顾了SRAM的高速特性和DRAM的低成本特性,即达到了即降低成本又提高系统性能的目的
B.CPU访问Cache“命中”时,由于Cache的速度与CPU相当,因此CPU就能在零等待状态下迅速地完成数据的读写,而不必插入等待状态
C.CPU访问CaChe“未命中”时,信息需从主存(DRAM)传送到CPU,这时CPU要插入等待状态
D.L1 Cache的工作频率和CPU的工作频率相等,L2 Cache的工作频率越来越高,但不可能等于CPU的工作频率
第8题:
A.Cache扩充了主存储器的容量
B.Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响
C.Cache的有效性是利用了对主存储器访问的局部特征
D.Cache中通常保存着主存储器中部分内容的一份副本
Cache,即高速缓冲存储器。Cache的出现是基于两个原因。首先是由于CPU的速度和性能提高很快而主存速度较低且价格高,其次就是程序执行的局部性特点。因此,将速度比较快而容量有限的SRAM构成Cache,目的在于尽可能发挥CPU的高速度。Cache位于CPU和主存之间,其内容是主存内容的副本。
第9题:
某计算机的存储系统由Cache-主存系统构成,Cache的存取周期为10ns,主存的存取周期为50ns。在CPU执行一段程序时,Cache完成存取的次数为4800次,主存完成存取的次数为200次,则CPU访问存储系统的平均访问时间是(30)ns,该Cache-主存系统的效率是(31)。
A.10
B.11.60
C.11.68
D.50
第10题:
以下关于计算机系统中高速缓存(Cache)的说法中,正确的是( )。
A. Cache 的容量通常大于主存的存储容量 B.通常由程序员设置 Cache 的内容和访问速度 C.Cache 的内容是主存内容的副本 D.多级 Cache 仅在多核 CPU 中使用