第1题：
在CPU和主存间设置cache存储器主要是为了(14)。若使用基于数据内容进行访问的存储设备作为cache时，能更快决定是否命中。这种地址映射方法称为(15)映射。CPU向cache执行写操作时，可以同时写回主存储器或者仅当cache中该数据被淘汰时才写回主存储器，前者称为(16)，而后者称为(17)。若cache的存取速度是主存存取速度的10倍，且命中率可达到0.8，则CPU对该存储系统的平均存取周期为(18)T(T为主有的存取周期)。
A．扩充主存容量
B．解决CPU和主存的速度匹配
C．提高可靠性
D．增加CPU访问的并行度
第2题：
CPU访问内存时，存取操作能直接在Cache中完成的概率称为【 】率，它是Cache的重要指标之一。
第3题：
下面是关于PC机中FCache的叙述，其中错误的是
A．Cache技术利用SRAM的高速特性和DRAM的低成本特性，达到既降低成本又提高系统性能的目的
B．CPU访问Cache命中时，能在零等待状态下完成数据的读写，不必插入等待周期
C．CPU访问Cache未命中时，信息需从DRAM传送到CPU，这时需要插入等待周期
D．尽管L2 Cache的工作频率越来越高，但不可能等于CPU的工作频率
第4题：
在“Cache-主存”层次中，cache写失效时采用的两种调块策略有（）和（）。
第5题：
支持“失效下命中”的cache是非阻塞Cache。
第6题：
在多级存储系统中，Cache处在CPU和主存之间，解决(55)问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送(57)：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用(58)法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种(59)替换算法。
A．主存容量扩充
B．主存和CPU速度匹配
C．多个请求源访问主存
D．BIOS存放
第7题：
从主存的角度讲，减少cache失效开销的方法是什么？
第8题：
对使用Pentium4作为CPU的PC机来说，下面关于Cache的叙述中错误的是
A．L1 Cache与CPU制作在同一个芯片上
B．L2 Cache的工作频率越来越高，但不可能达到CPU的工作频率
C．CPU访问Cache时，若“命中”，则不需插入等待状态
D．Cache是CPU和DRAM主存之间的高速缓冲存储器
第9题：
在减少Cache失效开销的方法中，Cache失效时仍允许CPU进行其它的命中访问，这种技术称为（）技术。
第10题：
容量为128KB的8路组相联Cache命中时间为1.14ns，失效率为0.6%，失效开销为50ns，则其平均访存时间为（）。