在数字逻辑电路设计中常见的时钟信号为（）、（）、（）、（）。
第1题：
在主从同步数字网中，从站时钟通常有()三种工作模式。
第2题：
大型数字逻辑电路设计采用的IP核有软IP、（）和硬IP。
第3题：
A.用户电路
B.中继器
C.信令设备
D.控制系统
第4题：
在数字程控交换机的基本组成中，具有时钟提取功能的是（）。
第5题：
说明构成每个单元所需的基本门和基本单元的集成电路设计过程叫（）：
第6题：
A.SDCCH
B.FCCH
C.FACCH
D.AGCH
第7题：
在Windows98中，任务栏的最右端的时钟以数字方式显示，把鼠标移到这个数字时钟上，保留一会，就可显示（）。
第8题：
数字网的网同步就是使数字网中各数字设备内的时钟源相互同步，即使其时钟在频率上相同、相位上保持某种严格的特定关系。()
第9题：
数字同步网中的受控时钟源是指时钟源输出的时钟信号是受高等级的时钟信号控制。
第10题：
UAP3300中，配置中继数据正确的顺序是（）。