CPU执行指令需要从存储器读取数据时，数据搜索的先后顺序是（）
第1题：
下面有关存储器存取速度快慢的表述中正确的是。()
A、RAM>Cache>硬盘>软盘
B、Cache>RAM>硬盘>软盘
C、Cache>硬盘>RAM>软盘
D、硬盘>RAM>软盘>Cache
第2题：
下列有关存储器读写速度的排列，正确的是( )。
A.RAM>Cache>硬盘
B.Cache>RAM>硬盘
C.Cache>硬盘>RAM
D.RAM>硬盘>Cache
第3题：
A.寄存器，Cache，SRAM，DRAM，磁盘，光盘，磁带
B.Cache，寄存器，SRAM，DRAM，磁盘，光盘，磁带
C.寄存器，Cache，DRAM，SRAM,磁盘，光盘，磁带
D.寄存器，Cache，SRAM，DRAM，磁带,磁盘，光盘
第4题：
PC机中CPU执行MOV指令从存储器读取数据时，数据搜索的顺序是______。
A．从外设开始，然后依次为DRAM、L1Cach和L2Cache
B．从外设开始，然后依次为DRAM、L2Cache和L1Cache
C．从L2Cache开始，，然后依次为L1Cache、DRAM和外设
D．从L1Cache开始，然后依次为L2Cache、DRAM和外设
第5题：
A、cache、DRAM和硬盘
B、DRAM、cache和硬盘
C、硬盘、DRAM和cache
D、DRAM、硬盘和cache
第6题：
PC机中CPU执行MOV指令从存储器读取数据时，数据搜索的顺序是
A．从L1Cache开始，然后依次为L2Cache、DRAM和外设
B．从L2Cache开始，然后依次为L1Cache、DRAM和外设
C．从外设开始，然后依次为DRAM、L2Cache和L1Cache
D．从外设开始，然后依次为DRAM、L1Cache和L2Cache
第7题：
高速缓冲存储器Cache是位于CPU和主存DRAM之间的小容量高速存储器，其采用的是______类型存储器。
第8题：
下面关于SRAM、DRAM存储器芯片的叙述中，正确的是：
A．SRAM和DRAM都是RAM芯片，掉电后所存放的内容会丢失
B．SRAM的集成度比DRAM高
C．DRAM的存取速度比SRAM快
D．CPU中的Cache既可用SRAM构成也可用DRAM构成
第9题：
高速缓冲存储器 Cache是位于CPU和主存DRAM之间规模或容量较小但速度很快的存储器。下面是关于Cache的叙述，其中错误的是( )。
A．PC中采用的Cache方案兼顾了SRAM的高速特性和DRAM的低成本特性，即达到了即降低成本又提高系统性能的目的
B．CPU访问Cache“命中”时，由于Cache的速度与CPU相当，因此CPU就能在零等待状态下迅速地完成数据的读写，而不必插入等待状态
C．CPU访问CaChe“未命中”时，信息需从主存(DRAM)传送到CPU，这时CPU要插入等待状态
D．L1 Cache的工作频率和CPU的工作频率相等，L2 Cache的工作频率越来越高，但不可能等于CPU的工作频率
第10题：
下面关于SRAM、DRAM存储器；芯片的叙述中，正确的是
A．SRAM和DRAM都是RAM芯片，掉电后所存放的内容会丢失
B．SRAM的集成度比DRAM高
C．DRAM的存取速度比SRAM快
D．CLIP中的Cache既可用SRAM构成也可用DRAM构成