采用LRU替换的Cache存储器,分配给程序的Cache容量一定时,块的大小增大,Cache的命中率将先上升,到一定时候又会逐渐降低。
第1题:
A.先入后出(FILO)算法
B.随机替换(RAND.算法
C.先入先出(FIFO)算法
D.近期最少使用(LRU)算法
第2题:
● 以下关于Cache的叙述中,正确的是 (10) 。
(10)
A. 在容量确定的情况下,替换算法的时间复杂度是影响Cache命中率的关键因素
B. Cache的设计思想是在合理的成本下提高命中率
C. Cache的设计目标是容量尽可能与主存容量相等
D. CPU中的Cache容量应大于CPU之外的Cache容量
第3题:
● 以下关于Cache的叙述中,正确的是 (4) 。
A. 在容量确定的情况下,替换算法的时间复杂度是影响Cache命中率的关键因素
B. Cache的设计思想是在合理成本下提高命中率
C. Cache的设计目标是容量尽可能与主存容量相等
D. CPU 中的Cache容量应大于CPU 之外的Cache容量
第4题:
在多级存储系统中,Cache处在CPU和主存之间,解决(55)问题。若Cache和主存的存取时间分别为T1和T2,Cache的命中率为H,则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时,首先访问Cache,若命中,则从Cache中取出指令或数据,否则从主存中取出,送(57):当CPU向存储器执行写操作时,为了使Cache的内容和主存的内容保持一致,若采用(58)法,则同时写入Cache和主存。由于Cache容量比主存容量小,因此当Cache满时,执行把主存信息向Cache写入,就要淘汰Cache中已有的信息,为了提高Cache的命中率,采用一种(59)替换算法。
A.主存容量扩充
B.主存和CPU速度匹配
C.多个请求源访问主存
D.BIOS存放
第5题:
对系统程序员是透明的。
A.系列机各档不同的数据通路宽度、Cache存储器和指令缓冲寄存器
B.系列机各档不同的数据通路宽度、Cache存储器
C.程序状态字、指令缓冲寄存器,Cache存储器
D.虚拟存储器、Cache存储器,程序状态字
第6题:
以下关于Cache(高速缓冲存储器)的描述,(9)是错误的。
A.在体系结构上,Cache存储器位于主存与CPU之间
B.Cache存储器存储的内容是主存部分内容的拷贝
C.使用Cache存储器并不能扩大主存的容量
D.Cache的命中率只与其容量相关
第7题:
● 在嵌入式处理器中, CACHE的主要功能由 (29) 实现; 某32位计算机的CACHE容量为 16KB(B:字节) ,CACHE 块的大小为 16B(B:字节) ,若主存与 CACHE 地址映像采用直接映像方式,则主存地址为 0x1234E8F8 的单元装入 CACHE 的地址
(30) ;在下列 CACHE 替换算法中,平均命中率最高的是 (31) 。
(29)
A. 硬件
B. 软件
C. 操作系统
D. 应用程序
(30)
A. 00010001001101
B. 01000100011010
C. 10100011111000
D. 11010011101000
(31)
A. 先入后出算法(FILO)
B. 随机替换算法(RAND)
C. 先入先出算法(FIFO)
D. 近期最少使用算法(LRU)
第8题:
A.增加Cache中的块数
B.增大组的大小
C.增大主存容量
D.增大块的大小
第9题:
下面关于Cache的叙述,“(6)”是错误的。
A.在体系结构上,Cache存储器位于主存与CPU之间
B.Cache存储器存储的内容是动态更新的
C.使用Cache存储器并不能扩大主存的容量
D.Cache的命中率只与其容量相关
第10题:
在分析Cache对机器性能的影响时,正确的叙述是( )。
A.Cache容量比主存小许多,决定机器访问存储器速度的是主存,Cache只起次要作用
B.CPU访问存储器时不受Cache控制器的控制
C.Cache存储器中保存着CPU当前频繁访问的指令代码和数据
D.奔腾PC机采用两极Cache结构,一级放指令,一级放数据