第1题：
A、输入信号及触发器的时钟信号有脉冲用1表示,无脉冲用0表示
B、次态逻辑的输出包括触发器的控制输出和时钟输入
C、两个或两个以上的输入变量不能同时为一;输入全为零时，电路状态不变
D、在设计时，状态变化(即状态由0到1,1到0)，令CLK=1
第2题：
任何时序电路都以（）为驱动信号，时序电路只是在时钟信号的边沿到来时，其状态才发生改变。
第3题：
A、没有触发器
B、没有统一的时钟脉冲控制
C、没有稳定状态
D、输出只与内部状态有关
第4题：
按电路中触发器状态变化是否同步可分为同步时序电路和异步时序电路。
第5题：
时序逻辑电路时序电路的逻辑功能可以用（）全面描述。
第6题：
第7题：
同步时序电路的电路状态改变时，电路中要更新状态的触发器是同步翻转的。
第8题：
时序电路某一时刻的输出状态,与该时刻之前的输入信号()。
A.有关
B.无关
C.有时有关,有时无关
D.以上都不对
第9题：
同步时序电路其状态的改变受同一个时钟脉冲控制，各个触发器的CP信号都是输入时钟脉冲。
第10题：
时序逻辑电路按照其触发器是否有统一的时钟控制分为（）时序电路和（）时序电路。