问题:单选题程序P在机器M上的执行时间是20秒,编译优化后,P执行的指令数减少到原来的70%,而CPI增加到原来的1.2倍,则P在M上的执行时间是( )。A 8.4秒B 11.7秒C 14秒D 16.8秒
查看答案
问题:单选题计算机指令由两部分组成,它们是( )。A 运算符和运算数B 操作数和结果C 操作码和操作数D 数据和字符
问题:单选题CPU的指令系统又称为( )。A 汇编语言B 机器语言C 程序设计语言D 符号语言
问题:单选题假设某系统总线在一个总线周期中并行传输4字节信息,一个总线周期占用2个时钟周期,总线时钟频率为10MHz,则总线带宽是( )。A 10MB//sB 20MB/sC 40MB/sD 80MB/s
问题:单选题下列说法中不正确的是( )。A 任何可以由软件实现的操作也可以由硬件来实现B 固件就功能而言类似于软件,而从形态来说又类似于硬件C 在计算机系统的层次结构中,微程序属于硬件级,其他四级都是软件级D 直接面向高级语言的机器目前已经实现
问题:单选题下列有关RAM和ROM的叙述中,正确的是( )。Ⅰ.RAM是易失性存储器,ROM是非易失性存储器Ⅱ.RAM和ROM都采用随机存取方式进行信息访问Ⅲ.RAM和ROM都可用作CacheⅣ.RAM和ROM都需要进行刷新A Ⅰ、ⅡB Ⅱ、ⅢC Ⅰ、Ⅱ、ⅣD Ⅱ、Ⅲ、Ⅳ
问题:单选题某指令功能为R[r2]←R[r1]+M[R[r0]],其两个源操作数分别采用寄存器、寄存器间接寻址方式。对于下列给定部件,该指令在取数及执行过程中需要用到的是( )。Ⅰ.通用寄存器组(GPRs)Ⅱ.算术逻辑单元(ALU)Ⅲ.存储器(Memory)Ⅳ.指令译码器(ID)A 仅Ⅰ、ⅡB 仅Ⅰ、Ⅱ、ⅢC 仅Ⅱ、Ⅲ、ⅣD 仅Ⅰ、Ⅲ、Ⅳ
问题:单选题假定编译器将赋值语句“x=x+3;”转换为指令“add xaddt,3”,其中xaddt是x对应的存储单元地址,若执行该指令的计算机采用页式虚拟存储管理方式,并配有相应的TLB,且Cache使用直写(Write Through)方式,则完成该指令功能需要访问主存的次数至少是( )。A 0B 1C 2D 3
问题:单选题某计算机的Cache共有16块,采用2路组相联映射方式(即每组2块)。每个主存块大小为32字节,按字节编址。主存129号单元所在主存块应装入到的Cache组号是( )。A 0B 1C 4D 6
问题:单选题下列度量单位中,用来度量计算机外部设备传输率的是( )。A MB/sB MIPSC GHzD MB
问题:单选题度量处理器CPU时钟频率的单位是( )。A MIPSB MBC MHzD Mbps
问题:单选题在现代的CPU芯片中又集成了高速缓冲存储器(Cache),其作用是( )。A 扩大内存储器的容量B 解决CPU与RAM之间的速度不匹配问题C 解决CPU与打印机的速度不匹配问题D 保存当前的状态信息
问题:单选题周期挪用方式常用于( )方式的输入/输出中。A DMAB 中断C 程序传送D 通道
问题:单选题从控制存储器中读取一条微指令并执行相应操作的时间叫( )。A CPU周期B 微周期C 时钟周期D 机器周期
问题:问答题假定某计算机的CPU主频为80MHz,CPI为4,并且平均每条指令访存1.5次,主存与Cache之间交换的块大小为16B,Cache的命中率为99%,存储器总线宽度为32位。请回答下列问题。 (1)该计算机的MIPS数是多少?平均每秒Cache缺失的次数是多少?在不考虑DMA传送的情况下,主存带宽至少达到多少才能满足CPU的访存要求? (2)假定在Cache缺失的情况下访问主存时,存在0.0005%的缺页率,则CPU平均每秒产生多少次缺页异常?若页面大小为4KB,每次缺页都需要访问磁盘,访问磁盘时DMA传送采用周期挪用方式,磁盘I/O接口的数据缓冲寄存器为32位,则磁盘I/O接口平均每秒发出的DMA请求次数至少是多少? (3)CPU和DMA控制器同时要求使用存储器总线时,哪个优先级更高?为什么? (4)为了提高性能,主存采用4体交叉存储模式,工作时每1/4个存储周期启动一个体。若每个体的存储周期为50ns,则该主存能提供的最大带宽是多少?
问题:单选题下列选项中,描述浮点数操作速度指标的是( )。A MIPSB CPIC IPCD MFLOPS
问题:单选题若某计算机最复杂指令的执行需要完成5个子功能,分别由功能部件A~E实现,各功能部件所需要时间分别为80ps、50ps、50ps、70ps和50ps,采用流水线方式执行指令,流水段寄存器延时为20ps,则CPU时钟周期至少为( )。A 60psB 70psC 80psD 100ps
问题:单选题度量计算机运算速度常用的单位是( )。A MIPSB MHzC MBD Mbps
问题:单选题下列有关处理器时钟脉冲信号的叙述中,错误的是( )。A 时钟脉冲信号由机器脉冲源发出的脉冲信号经整形和分频后形成B 时钟脉冲信号的宽度称为时钟周期,时钟周期的倒数为机器主频C 时钟周期以相邻状态单元间组合逻辑电路的最大延迟为基准确定D 处理器总是在每来一个时钟脉冲信号时就开始执行一条新的指令