在三层次存储系统中不包括( )。A、辅助存储器B、主存储器C、寄存器D、Cache

存储体系，从层次低到层次高，价格越来越贵，容量越来越小，速度越来越快。cache-主存以及主存-辅存是两级存储结构。

在设计存储体系结构时，需要根据访问局部性规律优化设计存储器系统，即将计算机中频繁访问的数据存放在速度较高的存储器件中，而将不频繁访问的数据存放在速度较慢但价格较低的存储器件中，为此人们采用了层次化的存储器实现方法。存储器系统根据容量和工作速度分成若干个层次。一般速度较慢的存储器件成本较低，可用其实现大容量的较低层次的存储器，而用少量的速度较高的存储器件实现速度较高的存储器层次。在多个层次的存储器中，上一层次的存储器比其下一层次的容量小、速度快，每字节存储容量的成本更高，这样既可以用较低的成本实现大容量的存储器，又使存储器具有较高的平均访问速度。这样构成的存储器系统从低到高依次为辅助存储器、主存储器、高速缓存和寄存器。

本题考查计算机体系结构方面的基础知识。高速缓冲存储器（Cache）是存在于主存与CPU之间的一级存储器，由静态存储芯片（SRAM）组成，容量比较小但速度比主存高得多，接近于CPU的速度。它和主存储器一起构成一级的存储器。高速缓冲存储器和主存储器之间信息的调度和传送是由硬件自动进行的。在计算机技术发展过程中，主存储器存取速度一直比中央处理器操作速度慢得多，使中央处理器的高速处理能力不能充分发挥，整个系统的工作效率受到影响。有很多方法可用来缓和中央处理器和主存储器之间速度不匹配的矛盾，如采用多个通用寄存器、多存储体交叉存取等，在存储层次上采用高速缓冲存储器也是常用的方法之一。很多大、中型计算机以及新近的一些小型机、微型机也都采用高速缓冲存储器。根据程序局部性原理，正在使用的主存储器某一单元邻近的那些单元将被用到的可能性很大。因而，当中央处理器存取主存储器某一单元时，计算机硬件就自动地将包括该单元在内的那一组单元内容调入高速缓冲存储器，中央处理器即将存取的主存储器单元很可能就在刚刚调入到高速缓冲存储器的那一组单元内。于是，中央处理器就可以直接对高速缓冲存储器进行存取。在整个处理过程中，如果中央处理器绝大多数存取主存储器的操作能为存取高速缓冲存储器所代替，计算机系统处理速度就能显著提高。