某同步总线的时钟频率为100MHz，宽蔓为32位，地址／数据线复用，每传输一个 地址或者数据占有一个时钟周期。若该总线支持burst（猝发）传输方式，则一次“主存 写”总线事务传输128位数据所需要的时间至少是(42)。
A.20ns
B.40ns
C.50ns
D.80ns
第1题：
A.总线频率与CPU时钟频率无关。
B.数据线宽度为32/64位;地址线宽度为32/64位。
C.采用同步传送方式和集中式仲裁策略，并具有自动配置能力。
D.地址线和数据线分时复用，支持无限猝发式数据传输。
第2题：
已知一个SRAM芯片的容量为8K×8和64K×8，地址线、数据线各为多少？
第3题：
A地址线为16根，数据线为32根
B地址线为32根，数据线为16根
C地址线为15根，数据线为16根
D地址线为16根，数据线为15根
第4题：
假设一个同步总线的时钟频率为50MHz，总线宽度为32位，该总线的最大数据传输率为多少？若要将该总线的带宽提高一倍，可以有哪几种方案？
第5题：
某SRAM芯片容量为512*4，问该芯片有几根地址线？几根数据线？若有12根地址线，8位数据线，则存储容量为多少？
第6题：
第7题：
存储器芯片的容量通常用a×b方式表示，a为字数，b为每个字的位数则2k×16有（）位地址线和数据线
第8题：
某存储器容量为32K× 16位，则()。
A.地址线为32根，数据线为16根
B.地址线为16根，数据线为32根
C.地址线为15根，数据线为16根
D.地址线为16根，数据线为15根
第9题：
当代流行的标准总线内部结构包含：（）由地址线、数据线、控制线组成；（）；中断和同步总线；（）
第10题：
某RAM存储器容量为32K×16位则地址线为（），数据线为（）。