违法和不良信息举报 联系客服
免费注册 登录

采用中规模加法计数器74LS161构成的计数器电路如图所示，该电路的进制为（　　）。

题目
采用中规模加法计数器74LS161构成的计数器电路如图所示，该电路的进制为（　　）。


A． 十一进制
B． 十二进制
C． 八进制
D． 七进制
如果没有搜索结果或未解决您的问题，请直接 联系老师 获取答案。
相似问题和答案

第1题：

图题 6-24所示为异步4位二进制加法计数器74LS293组成的计数器电路，

试说明该计数电路是多少进制计数器，并说明复位信号RESET的有效电平,


答案：RESET有效电平为低电平。该计数器是13进制计数器。

第2题：

采用中规模加法计数器74LS161构成的电路如图所示，该电路构成几进制加法计数器（　　）。


A． 九进制
B． 十进制
C． 十二进制
D． 十三进制

答案：A
解析：
由题图中的功能表可以看出：加法计数器74LS161预置数为DCBA＝（0011）2，当QD＝1，QC＝1首次出现时，即输出为（1100）2重新进行预置数。其它情况继续保持计数。从（0011）2到（1100）2需计数9次，因此为九进制计数器。

第3题：

试用上升沿JK触发器构成同步3位二进制加法计数器,要求画出逻辑电路图。


答案：

第4题：

电路如图所示，则该电路实现的逻辑功能是（　　）。

A．编码器
B．比较器
C．译码器
D．计数器

答案：B
解析：
根据逻辑电路图写出真值表如题27解表所示，可知L1:FB＝0，L2:FAB＝1，L3:FA＝0，故该电路实现比较器功能。

第5题：

图所示逻辑电路，设触发器的初始状态均为0，当

时，该电路实现的逻辑功能是（　　）。

A．同步十进制加法计数器
B．同步八进制加法计数器
C．同步六进制加法计数器
D．同步三进制加法计数器

答案：C
解析：
①组成：该电路由于CP端连在一起，因此是同步计数器；
②列写驱动方程：J2＝K2＝Q1nQ0n，

③列写存储器状态方程：

④初始值为000，计数器CP释放脉冲后，计数循环为000→001→010→011→100?101。
故为同步六进制加法计数器。

第6题：

图题6-26所示为具有异步清除功能的同步四位二进制加法计数器74LS161组成的计数电路，试说明该计数电路是多少进制。


答案：异步清零5进制计数器。

第7题：

由四位二进制同步计算器74161构成的逻辑电路如图所示，该电路的逻辑功能
为（ )。

A.同步256进制计数器
C.同步217进制计数器
B.同步243进制计数器
D.同步196进制计数器


答案：A
解析：
解 CO=Q0· Q1 · Q2 · Q3· CE
初始状态为0000?0000，当右面的计数器C0输出为1时，也就是当所有输出为1111? 1111时，整个计数器通过置数法置成0000?0000。
答案:A

第8题：

图题6-25所示为具有同步清除功能的同步四位二进制加法计数器74LS163组成的计数器电路，试说明该计数电路是多少进制。


答案：该电路是异步清零6进制计数器。

第9题：

逻辑电路如图所示，该电路实现的逻辑功能是（　　）。

A．编码器
B．译码器
C．计数器
D．半加器

答案：D
解析：
根据逻辑电路图写出真值表如题27解表所示，符合两个一位二进制数相加的规律，即A、B为两个加数，S是它们的和，C是向高位的进位，实现半加器的逻辑功能。

第10题：

图示电路中，计数器74163构成电路的逻辑功能为（　　）。


A． 同步84进制加法计数
B． 同步73进制加法计数
C． 同步72进制加法计数
D． 同步32进制加法计数

答案：C
解析：

更多相关问题
相关内容