图所示逻辑电路,设触发器的初始状态均为“0”。当RD=1时,该电路的逻辑功能为(  )。

题目
图所示逻辑电路,设触发器的初始状态均为“0”。当RD=1时,该电路的逻辑功能为(  )。

A.同步八进制加法计数器
B.同步八进制减法计数器
C.同步六进制加法计数器
D.同步六进制减法计数器
参考答案和解析
答案:C
解析:
①组成:该电路由于CP端连在一起,因此是同步计数器;
②列写驱动方程:

③列写存储器状态方程:

④初始值为000,计数器CP释放脉冲后,计数循环为

故为同步六进制加法计数器。
如果没有搜索结果或未解决您的问题,请直接 联系老师 获取答案。
相似问题和答案

第1题:

在图4-33(a)所示各电路图中,CP.A.B的波形如图4-33(b)所示.

(1)写出触发器次态Qn+1的函数表达式.

(2)画出Q1、Q2.Q3、Q4的波形图.假设各触发器初始状态均为0.


答案:

第2题:

计数器电路如图题7.1所示。设各触发器的初始状态均为“0”,分析该电路的逻辑功能。


参考答案:由图可以写出各个触发器驱动方程和状态转换表由状态转换表,可以绘制出逻辑波形图

第3题:

时序逻辑电路的分析是指已知逻辑电路图:()

A、列写逻辑方程式

B、计算状态表

C、画电路的状态图

D、画电路的时序图

E、判定电路的功能


参考答案:ABCDE

第4题:

试画出图题5-20所示电路中触发器输出Q1、Q2端的波形,CLK的波形如图所示。(设Q初始状态为0)


答案:  

第5题:

试画出图题5-14所示各触发器输出Q端的波形,CLK、 A和B的波形如图所示。(设Q初始状态为0)


答案:

第6题:

试画出图4-15中各触发器Q端波形.设初始状态均为0.


答案:

第7题:

计数器电路如图题7.3所示。设各触发器的初始状态均为“0”,要求:

(1) 写出各触发器的驱动方程和次态方程;

(2)画出次态卡诺图;画出状态转换图并说明该计数器电路的逻辑功能;


参考答案:

第8题:

分析图5-8所示由74161和四选一数据选择器构成的时序逻辑电路的功能,画出F的波形图.并用必要数量的JK触发器和最少数量的门电路完成该电路相同逻辑功能.


答案:                                  

第9题:

试画出图题5-15所示各触发器输出Q端的波形,CLK 的波形如图所示。(设Q初始状态为0)


答案:

第10题:

画出图题5-11所示的脉冲JK触发器输出Q端的波形,输入端J K与CLK的波形如图所示。(设Q初始状态为0)


答案:

更多相关问题