维持阻塞D触发电路中，当CP脉冲上升沿过后，输入信号D改变，则其输出状态将（）。
第1题：
第2题：
A.1
B.0
C.保持
D.不定态
第3题：
由JK触发器装换成的T触发器，其输出状态在CP脉冲的()时变化。
A.高电平
B.低电平
C.上升沿到来
D.下降沿到来
第4题：
在进程中只有当敏感信号是沿触发（即上升沿或下降沿）时，此时综合为时序电路；而在进程中只有当敏感信号是电平沿触发时，此时综合为组合电路。
第5题：
第6题：
A、双稳态电路
B、单稳态触发器
C、积分单稳电路
D、自激多谐振荡器
第7题：
第8题：
第9题：
第10题：
同步时序电路其状态的改变受同一个时钟脉冲控制，各个触发器的CP信号都是输入时钟脉冲。