当存储器读写速度较慢时,需产生一个READY信号以实现与CPU的

题目

当存储器读写速度较慢时,需产生一个READY信号以实现与CPU的同步,CPU将在总线周期的()时候采样该信号。

  • A、T2下降沿
  • B、T3下降沿
  • C、T2上升沿
  • D、T3上升沿
如果没有搜索结果或未解决您的问题,请直接 联系老师 获取答案。
相似问题和答案

第1题:

外储器与CPU连接时应考虑哪几个因素?存储器片选信号产生的方式有哪几种?


参考答案:1.①CPU总线的负载能力。②CPU与存储器速度的配合问题。③存储器的地址空间分配。④读/写控制信号的连接。⑤数据线的连接。⑥地址线的连接与存储芯片片选信号的产生。2.①通常按用处将地址线分为高位地址线和地位地址线两部分。②线选法,全译码法,局部译码法。

第2题:

当存储器的读出时间大于CPU所要求的时间时,为保证CPU与存储器时序的正确配合,需利用______信号,使CPU插入一个等待周期。


正确答案:READY
READY

第3题:

当所用的存储器或外设速度比CPU的读写周期慢时,决定是否需要插入TW,8086 CPU会在T3状态的前沿采样以下哪个信号

A.READY

B.RESET

C.INTR

D.INTA


正确答案:A

第4题:

8086/8088CPU对存储器的读写时序各包含几个状态?其中,CPU在哪个状态完成读写操作?


正确答案:读写时序至少包含4各状态。CPU在T3状态完成读写操作。

第5题:

在计算机中,高速缓存(Cache)的作用是()。

A.提高CPU访问内存的速度

B.提高外存与内存的读写速度

C.提高CPU内部的读写速度

D.提高计算机对外设的读写速度


参考答案:A

第6题:

在异步工作方式时,当存储器的读出时间大于CPU所要求的时间时,为了保证CPU与存储器时序的正确配合,就要利用【 】信号,使CPU插入一个等待周期TW状态。


正确答案:READY
READY

第7题:

当存储器的读出时间大于CPU所要求的时间时,为了保证CPU与存储器时序的正确配合,就要利用READY 信号,使CPU插入一个______状态。


正确答案:等待周期Tw
等待周期Tw

第8题:

下面是关于Pentium微处理器的存储器读写机器周期的叙述,其中错误的是

A.非流水线式存储器读写机器周期至少需要包含2个时钟周期

B.每一个读写机器周期在第一个时钟周期将存储器地址发送到地址总线上

C.突发式存储器读写机器周期需要5个时钟周期

D.若存储器读写速度较慢,突发式存储器读写机器周期可以在第一个时钟周期之后插入若干等待周期


正确答案:D
解析:本题考查存储器读写机器周期的相关概念。非流水线存储器周期是Pentium微处理器支持的最基本的总线周期。该存储器周期包括T1和T2两个时钟周期。T1期间用于发送地址信息,T2期间用来读写总线上的数据,选项A说法正确。一般来说,在T1和T2之间可以插入若干等待的状态,以适应慢速存储器的读写操作。每一个读写机器周期在第一个时钟周期将存储器地址发送到地址总线上,选项B说法正确。对于多个数据传送的总线周期,Pentium微处理器采用突发数据传送方式。在这种方式下,Pentium微处理器在一个突发周期的5个时钟周期内传送4个64位数,选项C说法正确。对于慢速存储器的读写操作,可以插入适当的等待周期,选项D说法错误。正确答案为选项D。

第9题:

微机保护的数据采集系统与CPU接口采用中断方式主要适用于()场合。

  • A、A/D转换速度较慢且CPU速度快
  • B、A/D转换速度和CPU速度都较慢
  • C、A/D转换速度和CPU速度都很快
  • D、A/D转换速度较快且CPU速度慢

正确答案:A

第10题:

光存储器的存储特点有()。

  • A、数据不易破坏
  • B、存储时间较长
  • C、读写速度较慢
  • D、存储容量很大

正确答案:A,B,C,D

更多相关问题