违法和不良信息举报 联系客服
免费注册 登录

利用中规模集成计数器构成任意进制计数器的方法是（）

题目
单选题
利用中规模集成计数器构成任意进制计数器的方法是（）
A

复位法

B

预置数法

C

级联复位法

如果没有搜索结果或未解决您的问题，请直接 联系老师 获取答案。
相似问题和答案

第1题：

通常将二进制计数器与五进制计数器上串，可得到十进制计数器，若将十进制计数器与六进制计数器相串，可得十六进制计数器。()


参考答案：错误

第2题：

由四位二进制同步计算器74161构成的逻辑电路如图所示，该电路的逻辑功能
为（ )。

A.同步256进制计数器
C.同步217进制计数器
B.同步243进制计数器
D.同步196进制计数器


答案：A
解析：
解 CO=Q0· Q1 · Q2 · Q3· CE
初始状态为0000?0000，当右面的计数器C0输出为1时，也就是当所有输出为1111? 1111时，整个计数器通过置数法置成0000?0000。
答案:A

第3题：

用集成计数器构成任意进制计数器时,常用反馈归0法和反馈置数法。()

此题为判断题(对，错)。


参考答案：正确

第4题：

图示的74LS161集成计数器构成的计数器电路和74LS290集成计数器构成的计数器电路是实现的逻辑功能依次是（　　）。


A． 九进制加法计数器，七进制加法计数器
B． 六进制加法计数器，十进制加法计数器
C． 九进制加法计数器，六进制加法计数器
D． 八进制加法计数器，七进制加法计数器

答案：A
解析：
74LS161是4位二进制同步加法计数器，RD端为置零端，利用预置数可实现24位以下的加法计数。当逻辑式Q3Q2Q1Q0＝1001时，计数器重新置零。则计数器的状态为：0000—0001—0010—0011—0100—0101—0110—0111—1000—（1001）0000，其中状态1001为瞬时状态。因此，为九进制计数器。
74LS290是4位二进制异步加法计数器，RD端为置零端，当逻辑式Q3Q2Q1Q0＝0111时，计数器重新置零。则计数器的状态为：0000—0001—0010—0011—0100—0101—0110—（0111）0000，其中状态0111为瞬时状态。因此，为七进制计数器。

第5题：

复位法是利用计数器芯片的哪个端构成任意进制计数器的方法？( )

A.复位端
B.预置数端
C.进(借)位输出端

答案：A
解析：

第6题：

采用中规模加法计数器74LS161构成的电路如图所示，该电路构成几进制加法计数器（　　）。


A． 九进制
B． 十进制
C． 十二进制
D． 十三进制

答案：A
解析：
由题图中的功能表可以看出：加法计数器74LS161预置数为DCBA＝（0011）2，当QD＝1，QC＝1首次出现时，即输出为（1100）2重新进行预置数。其它情况继续保持计数。从（0011）2到（1100）2需计数9次，因此为九进制计数器。

第7题：

图所示电路，集成计数器74LS160在M＝1和M＝0时，其功能分别为（　　）。

A．M＝1时为六进制计数器，M＝0时为八进制计数器
B．M＝1时为八进制计数器，M＝0时为六进制计数器
C．M＝1时为十进制计数器，M＝0时为八进制计数器
D．M＝1时为六进制计数器，M＝0时为十进制计数器

答案：A
解析：
74LS160为同步十进制计数器，当为低电平时，将D3、D2、D1、D0置入计数器。当M＝1时，初始值为0100，计数器根据CP脉冲开始计数，0100→0101→0110→0111→1000→1001，当计数到1001时Q3和Q0经与非门使得LD=0，则计数器将初始值0100置数到输出端，进行下一轮计数，因此当M＝1时为六进制计数器。当M＝0时，初始值为0010，计数器根据CP脉冲开始计数，0010→0011→0100→0101→0110→0111→1000→1001，当计数到1001时Q3和Q0经与非门使得，则计数器将初始值0010置数到输出端，继续进行下一轮计数，因此当M＝0时为八进制计数器。

第8题：

根据不同需要,在集成计数器芯片的基础上,通过采用()方法可以实现任意进制的计数器。

A.反馈归零法

B.预置数法

C.进位输出置最小数法

D.进位输出置最大数法


正确答案:ABC

第9题：

采用中规模加法计数器74LS161构成的计数器电路如图所示，该电路的进制为（　　）。


A． 十一进制
B． 十二进制
C． 八进制
D． 七进制

答案：B
解析：
74LS161为集成计数器，利用其异步清零功能（即CR＝0时置零）实现十二进制记数功能，主循环过程如下图所示。



由图可知，74LS161从0000状态（置零状态）开始计数，当输入第12个CP脉冲（上升沿）时，输出QDQCQBQA＝1100，



此时异步清零低电平动作，计数器返回0000状态重新开始计数。

第10题：

图示是一个集成74LS161集成计数器电路图，则该电路实现的逻辑功能是（　　）。


A． 十进制加计数器
B． 四进制加计数器
C． 八进制加计数器
D． 十六进制加计数器

答案：C
解析：
加法计数器74LS161预置数端接地，无预置数。根据输出端逻辑关系，即当Q3Q2Q1Q0＝（0111）2时，下个CP脉冲，电路重新置零。从（0000）2到（0111）2需计数8次，因此该电路实现的逻辑功能是八进制计数器。

更多相关问题
相关内容